Implementación en un FPGA de la etapa de sincronismo de un receptor OFDM para recepción de señales de DTV del estándar ISDB-T
Supervisor(es): Belzarena, Pablo - Etcheverry, Leonardo
Resumen:
En los últimos diez años, a nivel mundial, comenzó la traslación de la televisión analógica a la televisión digital también conocida como “el apagón analógico”. Aquí en Uruguay, alrededor del año 2007 comenzaron a hacerse públicas las iniciativas que el país adoptaría esta nueva tecnología. A fines del 2010 se había decidido qué estándar adoptaríamos : el estándar Integrated Services Digital Broadcasting - Terrestial (ISDB-T) al igual que Brasil. Paralelamente, el avance de la tecnología en el área de las comunicaciones inalámbricas impulsaba cada vez más el uso de las radios definidas por software (SDRs, por su sigla en inglés). Esta tecnología permitiría a entusiastas tanto profesionales como amateurs del área de las comunicaciones por radio frecuencia, implementar múltiples sistemas de radio desde su PC (evitando el desarrollo del hardware) con tan sólo una placa que adquiriera los datos y los enviara por USB a la PC. A principios de siglo, aparecería una plataforma libre para el desarrollo de los SDR conocida como GNU Radio que luego crearía una comunidad internacional. La coyuntura de estos dos mundos fue lo que originó el módulo en GNU Radio : gr-isdbt. Este es un sistema en código abierto de un receptor full-seg de Televisión Digital (DTV, por su sigla en inglés) del estándar ISDB-T, el cual fue desarrollado en el Instituto de Ingeniería Eléctrica de la Facultad de Ingeniería de la Universidad de la República por el grupo ARTES. El mismo permite realizar diferentes mediciones a lo largo de toda la cadena de procesamiento, evitando equipamiento costoso. El presente documento describe la implementación en un FPGA (Field Programmable Gate Array, por su sigla en ingléss) del primer bloque de la etapa de sincronización del receptor gr-isdbt : el bloque OFDM Sym Acquisition y a su vez, la implementación del protocolo de comunicaciones para el pasaje de los símbolos a la salida del mismo a la PC con el sistema gr-isdbt sin su primer bloque. El diseño en el FPGA se hizo en la placa bladeRF desarrollada por Nuand, un SDR de costo medio con grandes ventajas para este trabajo : código y esquemáticos disponibles para el usuario, comunidad activa, ancho de banda y frecuencia de muestreo definidos por la norma, soportados por el dispositivo, entre otros
2016 | |
Telecomunicaciones | |
Español | |
Universidad de la República | |
COLIBRI | |
http://hdl.handle.net/20.500.12008/20121 | |
Acceso abierto | |
Licencia Creative Commons Atribución – No Comercial – Sin Derivadas (CC - By-NC-ND) |