Una de las dificultades que se atribuyen al diseño con VHDL es la gran cantidad de arquitecturas posibles para un mismo circuito. El lenguaje no se halla orientado hacia ningún método en especial, ni a un tipo de lógica ni a una tecnología dada sino que deja esas elecciones a cargo de quien diseña, y en gran medida el éxito del diseño dependerá de las elecciones que este realice. Método.- Aquí se describe la aplicación del método que va de lo general a lo particular, y que consiste en describir el circuito (incluyendo las señales de entrada y salida) a nivel de comportamiento para luego realizar la síntesis del mismo. El nivel de complejidad de los circuitos que vamos a tratar corresponde a la Lógica de Transferencia de Registros (RTL) y vamos a obtener una descripción VHDL de tipo comportamiento de una secuencia RTL. A partir de la misma se realizan las simulaciones y posterior síntesis del circuito. Descripción VHDL de comportamiento.- Esta es quizás la etapa mas importante del diseño, ya que en ella se toman decisiones claves para el resultado final. El método se clarifica con un ejemplo, en el cual se ha buscado también la aplicación de los criterios de jerarquía, modularidad y regularidad. Para ello se trata de que todos los pasos de la secuencia sean iguales, cuando ello es posible. También se siguieron las recomendaciones de no usar lógica auxiliar en las señales de reloj (todos los cambios del sistema se producen sincronizados con la señal de reloj la cual es única para todos los Flip Flops.) Síntesis.- Ya en la descripción inicial se halla presente la división del circuito en una parte de control y una parte de datos. Por lo tanto la síntesis consistirá en pasar de la descripción de comportamiento a una descripción de estructura (y comportamiento) que contemple los requisitos expuestos. En esta etapa son importantes la elección del tipo de lógica a utilizar y la estrategia de