Diseño e implementación de la unidad de control de un neuromodulador implantable basado en FPGA
Supervisor(es): Oliver, Juan Pablo
Resumen:
En esta tesis se presenta el diseño de la unidad de control de un circuito de neuromodulación y su implementación basada en FPGA. El foco fue puesto, esencialmente, en el consumo de potencia, variable que resulta crítica en los sistemas médicos implantables y activos. Se implementó el diseño en tres FPGA, de diferente familia y fabricante: Cyclone V (Intel), IGLOO2 (Microsemi) e iCE40 (Lattice). Se midió el consumo de potencia en cada plataforma, obteniéndose los mejores resultados (tanto estáticos como dinámicos) en la FPGA iCE40-HX-8K con un consumo total del core de 3,6mW. Los resultados obtenidos fueron contrastados contra los datos de consumo obtenidos de las hojas de datos y de las herramientas de estimación, obteniéndose errores cercanos al 400% para algunos casos. Se determinaron los requerimientos mínimos en términos de cantidad de pines y tamaño para cada familia utilizada y se pudo calcular el menor consumo alcanzable para cada una de ellas. Finalmente, se propusieron y evaluaron tres métodos sencillos para la medida del consumo dinámico en escenarios de gran consumo estático, obteniéndose resultados con un error cercano al 10 %.
2018 | |
FPGA Neuromodulación Consumo de potencia |
|
Español | |
Universidad de la República | |
COLIBRI | |
http://hdl.handle.net/20.500.12008/20531 | |
Acceso abierto | |
Licencia Creative Commons Atribución – No Comercial – Sin Derivadas (CC - By-NC-ND) |
Sumario: | En esta tesis se presenta el diseño de la unidad de control de un circuito de neuromodulación y su implementación basada en FPGA. El foco fue puesto, esencialmente, en el consumo de potencia, variable que resulta crítica en los sistemas médicos implantables y activos. Se implementó el diseño en tres FPGA, de diferente familia y fabricante: Cyclone V (Intel), IGLOO2 (Microsemi) e iCE40 (Lattice). Se midió el consumo de potencia en cada plataforma, obteniéndose los mejores resultados (tanto estáticos como dinámicos) en la FPGA iCE40-HX-8K con un consumo total del core de 3,6mW. Los resultados obtenidos fueron contrastados contra los datos de consumo obtenidos de las hojas de datos y de las herramientas de estimación, obteniéndose errores cercanos al 400% para algunos casos. Se determinaron los requerimientos mínimos en términos de cantidad de pines y tamaño para cada familia utilizada y se pudo calcular el menor consumo alcanzable para cada una de ellas. Finalmente, se propusieron y evaluaron tres métodos sencillos para la medida del consumo dinámico en escenarios de gran consumo estático, obteniéndose resultados con un error cercano al 10 %. |
---|