Implementación en FPGA de un algoritmo de compresión de señales EEG multicanal.

Favaro, Federico

Supervisor(es): Oliver, Juan Pablo

Resumen:

Los dispositivos lógicos programables ofrecen gran flexibilidad y rendimiento, características que les han hecho ganarse un lugar en diversas aplicaciones, tales como procesamiento de video y audio, infraestructura de redes y aceleración de algoritmos. Una de sus principales ventajas es que proveen la capacidad de procesamiento y el paralelismo típicos del hardware, pero una reprogramabiliadad que les permite adaptarse a los vertiginosos cambios tecnológicos a muy bajos costos. Las FPGAs basadas en RAM estática, tecnología que domina el mercado de las FPGAs, poseen las características mencionadas anteriormente. Sin embargo, esto es posible a costa de un aumento en el área de silicio, un alto consumo estático y prácticamente nulas capacidades de operación en modos de bajo consumo. Estas cuestiones, entre otras, han mantenido a las FPGAs alejadas de las aplicaciones de bajo consumo. No obstante, recientemente han surgido nuevos dispositivos orientados a este tipo de aplicaciones y las FPGAs han ganado terreno, por ejemplo, en sistemas portátiles alimentados a batería. En esta tesis se propone estudiar el problema de utilizar FPGAs en aplicaciones de bajo consumo, pero que a la vez tienen fuertes requerimientos de cómputo y manejan grandes tasas de datos, lo que dificultaría su solución mediante plataformas basadas en microcontroladores. Se aborda el problema desde el desarrollo de un electroencefalógrafo inalámbrico portátil alimentado a batería, aplicación que posee las mencionadas características. En particular, el trabajo se centra en la implementación en hardware de un algoritmo de compresión de señales neurales multicanal, como primer paso en el desarrollo de un sistema inalámbrico de adquisición y transmisión en tiempo real de señales de electroencefalograma (EEG). Los sistemas de EEG inalámbricos requieren la adquisición, almacenamiento y transmisión de señales biomédicas provenientes de múltiples canales. Esto puede generar grandes volúmenes de datos, especialmente cuando se procesan decenas de canales y las frecuencias de muestreo rondan los kilo-hertz. En esta clase de aplicaciones la compresión de datos juega un rol fundamental, ya que permite disminuir los requerimientos de almacenamiento y transmisión, que a su vez redunda en menor consumo energético. Para obtener un punto de comparación, en una primera etapa se implementa el algoritmo en una plataforma basada en el microcontrolador de bajo consumo MSP432. Luego se implementa el algoritmo en hardware y se evalúa su performance en tres FPGAs diferentes: Cyclone V 5CEBA4, iCE40HX y MachXO2. El diseño fue caracterizado para 21, 31 y 59 canales y distintas frecuencias de operación, utilizando muestras reales de EEG provenientes de bases de datos públicas. La verificación se llevó a cabo mediante simulaciones y pruebas reales en las FPGAs. En todos los casos las FPGAs logran importantes mejoras en la velocidad de compresión. La MachXO2 es entre 11 y 12 veces más rápida que la implementación en microcontrolador, alcanzando frecuencias de muestreo en el entorno de 13 kSps para 59 canales. La iCE40HX permite utilizar frecuencias de muestreo alrededor de 7 kSps, y logra incrementos respecto al MSP432 de aproximadamente 6x. La Cyclone V 5CEBA4 es aún más rápida que las otras dos, pero debido al alto consumo de potencia no resulta adecuada para la aplicación. En todos los casos se midió el consumo del Core de las FPGAs durante la compresión. En la iCE40HX se relevó un consumo entre 3 mWy 5 mW, valores similares a los obtenidos en el microcontrolador. En base a los resultados de performance y consumo obtenidos para esta plataforma, se puede concluir que es adecuada para su utilización en sistemas de bajo consumo que manejen altas tasas de datos, como es el caso de un EEG inalámbrico. Los resultados de potencia en la MachXO2 oscilan entre 21 mW y 38 mW, números relativamente altos considerando la aplicación. Sin embargo, esta FPGA posee un modo de stand-by que le permite operar en ciclos de trabajo y lograr reducciones en consumo que la acercan a los niveles del microcontrolador.


Detalles Bibliográficos
2019
EEG
Compresión de datos
FPGA
Bajo consumo
Español
Universidad de la República
COLIBRI
https://hdl.handle.net/20.500.12008/26808
Acceso abierto
Licencia Creative Commons Atribución - No Comercial - Sin Derivadas (CC - By-NC-ND 4.0)
_version_ 1807523179274436608
author Favaro, Federico
author_facet Favaro, Federico
author_role author
bitstream.checksum.fl_str_mv 6429389a7df7277b72b7924fdc7d47a9
a006180e3f5b2ad0b88185d14284c0e0
36c32e9c6da50e6d55578c16944ef7f6
1996b8461bc290aef6a27d78c67b6b52
4070a7543a438fe32a66264efda5403c
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
MD5
MD5
bitstream.url.fl_str_mv http://localhost:8080/xmlui/bitstream/20.500.12008/26808/5/license.txt
http://localhost:8080/xmlui/bitstream/20.500.12008/26808/2/license_url
http://localhost:8080/xmlui/bitstream/20.500.12008/26808/3/license_text
http://localhost:8080/xmlui/bitstream/20.500.12008/26808/4/license_rdf
http://localhost:8080/xmlui/bitstream/20.500.12008/26808/1/Fav19.pdf
collection COLIBRI
dc.contributor.filiacion.none.fl_str_mv Favaro Federico, Universidad de la República (Uruguay). Facultad de Ingeniería.
dc.creator.advisor.none.fl_str_mv Oliver, Juan Pablo
dc.creator.none.fl_str_mv Favaro, Federico
dc.date.accessioned.none.fl_str_mv 2021-03-15T15:46:17Z
dc.date.available.none.fl_str_mv 2021-03-15T15:46:17Z
dc.date.issued.none.fl_str_mv 2019
dc.description.abstract.none.fl_txt_mv Los dispositivos lógicos programables ofrecen gran flexibilidad y rendimiento, características que les han hecho ganarse un lugar en diversas aplicaciones, tales como procesamiento de video y audio, infraestructura de redes y aceleración de algoritmos. Una de sus principales ventajas es que proveen la capacidad de procesamiento y el paralelismo típicos del hardware, pero una reprogramabiliadad que les permite adaptarse a los vertiginosos cambios tecnológicos a muy bajos costos. Las FPGAs basadas en RAM estática, tecnología que domina el mercado de las FPGAs, poseen las características mencionadas anteriormente. Sin embargo, esto es posible a costa de un aumento en el área de silicio, un alto consumo estático y prácticamente nulas capacidades de operación en modos de bajo consumo. Estas cuestiones, entre otras, han mantenido a las FPGAs alejadas de las aplicaciones de bajo consumo. No obstante, recientemente han surgido nuevos dispositivos orientados a este tipo de aplicaciones y las FPGAs han ganado terreno, por ejemplo, en sistemas portátiles alimentados a batería. En esta tesis se propone estudiar el problema de utilizar FPGAs en aplicaciones de bajo consumo, pero que a la vez tienen fuertes requerimientos de cómputo y manejan grandes tasas de datos, lo que dificultaría su solución mediante plataformas basadas en microcontroladores. Se aborda el problema desde el desarrollo de un electroencefalógrafo inalámbrico portátil alimentado a batería, aplicación que posee las mencionadas características. En particular, el trabajo se centra en la implementación en hardware de un algoritmo de compresión de señales neurales multicanal, como primer paso en el desarrollo de un sistema inalámbrico de adquisición y transmisión en tiempo real de señales de electroencefalograma (EEG). Los sistemas de EEG inalámbricos requieren la adquisición, almacenamiento y transmisión de señales biomédicas provenientes de múltiples canales. Esto puede generar grandes volúmenes de datos, especialmente cuando se procesan decenas de canales y las frecuencias de muestreo rondan los kilo-hertz. En esta clase de aplicaciones la compresión de datos juega un rol fundamental, ya que permite disminuir los requerimientos de almacenamiento y transmisión, que a su vez redunda en menor consumo energético. Para obtener un punto de comparación, en una primera etapa se implementa el algoritmo en una plataforma basada en el microcontrolador de bajo consumo MSP432. Luego se implementa el algoritmo en hardware y se evalúa su performance en tres FPGAs diferentes: Cyclone V 5CEBA4, iCE40HX y MachXO2. El diseño fue caracterizado para 21, 31 y 59 canales y distintas frecuencias de operación, utilizando muestras reales de EEG provenientes de bases de datos públicas. La verificación se llevó a cabo mediante simulaciones y pruebas reales en las FPGAs. En todos los casos las FPGAs logran importantes mejoras en la velocidad de compresión. La MachXO2 es entre 11 y 12 veces más rápida que la implementación en microcontrolador, alcanzando frecuencias de muestreo en el entorno de 13 kSps para 59 canales. La iCE40HX permite utilizar frecuencias de muestreo alrededor de 7 kSps, y logra incrementos respecto al MSP432 de aproximadamente 6x. La Cyclone V 5CEBA4 es aún más rápida que las otras dos, pero debido al alto consumo de potencia no resulta adecuada para la aplicación. En todos los casos se midió el consumo del Core de las FPGAs durante la compresión. En la iCE40HX se relevó un consumo entre 3 mWy 5 mW, valores similares a los obtenidos en el microcontrolador. En base a los resultados de performance y consumo obtenidos para esta plataforma, se puede concluir que es adecuada para su utilización en sistemas de bajo consumo que manejen altas tasas de datos, como es el caso de un EEG inalámbrico. Los resultados de potencia en la MachXO2 oscilan entre 21 mW y 38 mW, números relativamente altos considerando la aplicación. Sin embargo, esta FPGA posee un modo de stand-by que le permite operar en ciclos de trabajo y lograr reducciones en consumo que la acercan a los niveles del microcontrolador.
dc.format.extent.es.fl_str_mv 72 p.
dc.format.mimetype.es.fl_str_mv application/pdf
dc.identifier.citation.es.fl_str_mv Favaro, F. Implementación en FPGA de un algoritmo de compresión de señales EEG multicanal [en línea]. Tesis de maestría. Montevideo : Udelar. FI. IIE., 2019.
dc.identifier.issn.none.fl_str_mv 1688-2806
dc.identifier.uri.none.fl_str_mv https://hdl.handle.net/20.500.12008/26808
dc.language.iso.none.fl_str_mv es
spa
dc.publisher.es.fl_str_mv Udelar.FI.
dc.rights.license.none.fl_str_mv Licencia Creative Commons Atribución - No Comercial - Sin Derivadas (CC - By-NC-ND 4.0)
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
dc.source.none.fl_str_mv reponame:COLIBRI
instname:Universidad de la República
instacron:Universidad de la República
dc.subject.es.fl_str_mv EEG
Compresión de datos
FPGA
Bajo consumo
dc.title.none.fl_str_mv Implementación en FPGA de un algoritmo de compresión de señales EEG multicanal.
dc.type.es.fl_str_mv Tesis de maestría
dc.type.none.fl_str_mv info:eu-repo/semantics/masterThesis
dc.type.version.none.fl_str_mv info:eu-repo/semantics/acceptedVersion
description Los dispositivos lógicos programables ofrecen gran flexibilidad y rendimiento, características que les han hecho ganarse un lugar en diversas aplicaciones, tales como procesamiento de video y audio, infraestructura de redes y aceleración de algoritmos. Una de sus principales ventajas es que proveen la capacidad de procesamiento y el paralelismo típicos del hardware, pero una reprogramabiliadad que les permite adaptarse a los vertiginosos cambios tecnológicos a muy bajos costos. Las FPGAs basadas en RAM estática, tecnología que domina el mercado de las FPGAs, poseen las características mencionadas anteriormente. Sin embargo, esto es posible a costa de un aumento en el área de silicio, un alto consumo estático y prácticamente nulas capacidades de operación en modos de bajo consumo. Estas cuestiones, entre otras, han mantenido a las FPGAs alejadas de las aplicaciones de bajo consumo. No obstante, recientemente han surgido nuevos dispositivos orientados a este tipo de aplicaciones y las FPGAs han ganado terreno, por ejemplo, en sistemas portátiles alimentados a batería. En esta tesis se propone estudiar el problema de utilizar FPGAs en aplicaciones de bajo consumo, pero que a la vez tienen fuertes requerimientos de cómputo y manejan grandes tasas de datos, lo que dificultaría su solución mediante plataformas basadas en microcontroladores. Se aborda el problema desde el desarrollo de un electroencefalógrafo inalámbrico portátil alimentado a batería, aplicación que posee las mencionadas características. En particular, el trabajo se centra en la implementación en hardware de un algoritmo de compresión de señales neurales multicanal, como primer paso en el desarrollo de un sistema inalámbrico de adquisición y transmisión en tiempo real de señales de electroencefalograma (EEG). Los sistemas de EEG inalámbricos requieren la adquisición, almacenamiento y transmisión de señales biomédicas provenientes de múltiples canales. Esto puede generar grandes volúmenes de datos, especialmente cuando se procesan decenas de canales y las frecuencias de muestreo rondan los kilo-hertz. En esta clase de aplicaciones la compresión de datos juega un rol fundamental, ya que permite disminuir los requerimientos de almacenamiento y transmisión, que a su vez redunda en menor consumo energético. Para obtener un punto de comparación, en una primera etapa se implementa el algoritmo en una plataforma basada en el microcontrolador de bajo consumo MSP432. Luego se implementa el algoritmo en hardware y se evalúa su performance en tres FPGAs diferentes: Cyclone V 5CEBA4, iCE40HX y MachXO2. El diseño fue caracterizado para 21, 31 y 59 canales y distintas frecuencias de operación, utilizando muestras reales de EEG provenientes de bases de datos públicas. La verificación se llevó a cabo mediante simulaciones y pruebas reales en las FPGAs. En todos los casos las FPGAs logran importantes mejoras en la velocidad de compresión. La MachXO2 es entre 11 y 12 veces más rápida que la implementación en microcontrolador, alcanzando frecuencias de muestreo en el entorno de 13 kSps para 59 canales. La iCE40HX permite utilizar frecuencias de muestreo alrededor de 7 kSps, y logra incrementos respecto al MSP432 de aproximadamente 6x. La Cyclone V 5CEBA4 es aún más rápida que las otras dos, pero debido al alto consumo de potencia no resulta adecuada para la aplicación. En todos los casos se midió el consumo del Core de las FPGAs durante la compresión. En la iCE40HX se relevó un consumo entre 3 mWy 5 mW, valores similares a los obtenidos en el microcontrolador. En base a los resultados de performance y consumo obtenidos para esta plataforma, se puede concluir que es adecuada para su utilización en sistemas de bajo consumo que manejen altas tasas de datos, como es el caso de un EEG inalámbrico. Los resultados de potencia en la MachXO2 oscilan entre 21 mW y 38 mW, números relativamente altos considerando la aplicación. Sin embargo, esta FPGA posee un modo de stand-by que le permite operar en ciclos de trabajo y lograr reducciones en consumo que la acercan a los niveles del microcontrolador.
eu_rights_str_mv openAccess
format masterThesis
id COLIBRI_a68372f951a4212c77d39acc8b73508d
identifier_str_mv Favaro, F. Implementación en FPGA de un algoritmo de compresión de señales EEG multicanal [en línea]. Tesis de maestría. Montevideo : Udelar. FI. IIE., 2019.
1688-2806
instacron_str Universidad de la República
institution Universidad de la República
instname_str Universidad de la República
language spa
language_invalid_str_mv es
network_acronym_str COLIBRI
network_name_str COLIBRI
oai_identifier_str oai:colibri.udelar.edu.uy:20.500.12008/26808
publishDate 2019
reponame_str COLIBRI
repository.mail.fl_str_mv mabel.seroubian@seciu.edu.uy
repository.name.fl_str_mv COLIBRI - Universidad de la República
repository_id_str 4771
rights_invalid_str_mv Licencia Creative Commons Atribución - No Comercial - Sin Derivadas (CC - By-NC-ND 4.0)
spelling Favaro Federico, Universidad de la República (Uruguay). Facultad de Ingeniería.2021-03-15T15:46:17Z2021-03-15T15:46:17Z2019Favaro, F. Implementación en FPGA de un algoritmo de compresión de señales EEG multicanal [en línea]. Tesis de maestría. Montevideo : Udelar. FI. IIE., 2019.1688-2806https://hdl.handle.net/20.500.12008/26808Los dispositivos lógicos programables ofrecen gran flexibilidad y rendimiento, características que les han hecho ganarse un lugar en diversas aplicaciones, tales como procesamiento de video y audio, infraestructura de redes y aceleración de algoritmos. Una de sus principales ventajas es que proveen la capacidad de procesamiento y el paralelismo típicos del hardware, pero una reprogramabiliadad que les permite adaptarse a los vertiginosos cambios tecnológicos a muy bajos costos. Las FPGAs basadas en RAM estática, tecnología que domina el mercado de las FPGAs, poseen las características mencionadas anteriormente. Sin embargo, esto es posible a costa de un aumento en el área de silicio, un alto consumo estático y prácticamente nulas capacidades de operación en modos de bajo consumo. Estas cuestiones, entre otras, han mantenido a las FPGAs alejadas de las aplicaciones de bajo consumo. No obstante, recientemente han surgido nuevos dispositivos orientados a este tipo de aplicaciones y las FPGAs han ganado terreno, por ejemplo, en sistemas portátiles alimentados a batería. En esta tesis se propone estudiar el problema de utilizar FPGAs en aplicaciones de bajo consumo, pero que a la vez tienen fuertes requerimientos de cómputo y manejan grandes tasas de datos, lo que dificultaría su solución mediante plataformas basadas en microcontroladores. Se aborda el problema desde el desarrollo de un electroencefalógrafo inalámbrico portátil alimentado a batería, aplicación que posee las mencionadas características. En particular, el trabajo se centra en la implementación en hardware de un algoritmo de compresión de señales neurales multicanal, como primer paso en el desarrollo de un sistema inalámbrico de adquisición y transmisión en tiempo real de señales de electroencefalograma (EEG). Los sistemas de EEG inalámbricos requieren la adquisición, almacenamiento y transmisión de señales biomédicas provenientes de múltiples canales. Esto puede generar grandes volúmenes de datos, especialmente cuando se procesan decenas de canales y las frecuencias de muestreo rondan los kilo-hertz. En esta clase de aplicaciones la compresión de datos juega un rol fundamental, ya que permite disminuir los requerimientos de almacenamiento y transmisión, que a su vez redunda en menor consumo energético. Para obtener un punto de comparación, en una primera etapa se implementa el algoritmo en una plataforma basada en el microcontrolador de bajo consumo MSP432. Luego se implementa el algoritmo en hardware y se evalúa su performance en tres FPGAs diferentes: Cyclone V 5CEBA4, iCE40HX y MachXO2. El diseño fue caracterizado para 21, 31 y 59 canales y distintas frecuencias de operación, utilizando muestras reales de EEG provenientes de bases de datos públicas. La verificación se llevó a cabo mediante simulaciones y pruebas reales en las FPGAs. En todos los casos las FPGAs logran importantes mejoras en la velocidad de compresión. La MachXO2 es entre 11 y 12 veces más rápida que la implementación en microcontrolador, alcanzando frecuencias de muestreo en el entorno de 13 kSps para 59 canales. La iCE40HX permite utilizar frecuencias de muestreo alrededor de 7 kSps, y logra incrementos respecto al MSP432 de aproximadamente 6x. La Cyclone V 5CEBA4 es aún más rápida que las otras dos, pero debido al alto consumo de potencia no resulta adecuada para la aplicación. En todos los casos se midió el consumo del Core de las FPGAs durante la compresión. En la iCE40HX se relevó un consumo entre 3 mWy 5 mW, valores similares a los obtenidos en el microcontrolador. En base a los resultados de performance y consumo obtenidos para esta plataforma, se puede concluir que es adecuada para su utilización en sistemas de bajo consumo que manejen altas tasas de datos, como es el caso de un EEG inalámbrico. Los resultados de potencia en la MachXO2 oscilan entre 21 mW y 38 mW, números relativamente altos considerando la aplicación. Sin embargo, esta FPGA posee un modo de stand-by que le permite operar en ciclos de trabajo y lograr reducciones en consumo que la acercan a los niveles del microcontrolador.Submitted by Ribeiro Jorge (jribeiro@fing.edu.uy) on 2021-03-11T00:41:39Z No. of bitstreams: 2 license_rdf: 23149 bytes, checksum: 1996b8461bc290aef6a27d78c67b6b52 (MD5) Fav19.pdf: 1318398 bytes, checksum: 4070a7543a438fe32a66264efda5403c (MD5)Approved for entry into archive by Machado Jimena (jmachado@fing.edu.uy) on 2021-03-15T15:30:45Z (GMT) No. of bitstreams: 2 license_rdf: 23149 bytes, checksum: 1996b8461bc290aef6a27d78c67b6b52 (MD5) Fav19.pdf: 1318398 bytes, checksum: 4070a7543a438fe32a66264efda5403c (MD5)Made available in DSpace by Luna Fabiana (fabiana.luna@fic.edu.uy) on 2021-03-15T15:46:17Z (GMT). No. of bitstreams: 2 license_rdf: 23149 bytes, checksum: 1996b8461bc290aef6a27d78c67b6b52 (MD5) Fav19.pdf: 1318398 bytes, checksum: 4070a7543a438fe32a66264efda5403c (MD5) Previous issue date: 201972 p.application/pdfesspaUdelar.FI.Las obras depositadas en el Repositorio se rigen por la Ordenanza de los Derechos de la Propiedad Intelectual de la Universidad de la República.(Res. Nº 91 de C.D.C. de 8/III/1994 – D.O. 7/IV/1994) y por la Ordenanza del Repositorio Abierto de la Universidad de la República (Res. Nº 16 de C.D.C. de 07/10/2014)info:eu-repo/semantics/openAccessLicencia Creative Commons Atribución - No Comercial - Sin Derivadas (CC - By-NC-ND 4.0)EEGCompresión de datosFPGABajo consumoImplementación en FPGA de un algoritmo de compresión de señales EEG multicanal.Tesis de maestríainfo:eu-repo/semantics/masterThesisinfo:eu-repo/semantics/acceptedVersionreponame:COLIBRIinstname:Universidad de la Repúblicainstacron:Universidad de la RepúblicaFavaro, FedericoOliver, Juan PabloUniversidad de la República (Uruguay). Facultad de Ingeniería.Magíster en Ingeniería (Ingeniería Eléctrica)LICENSElicense.txtlicense.txttext/plain; charset=utf-84267http://localhost:8080/xmlui/bitstream/20.500.12008/26808/5/license.txt6429389a7df7277b72b7924fdc7d47a9MD55CC-LICENSElicense_urllicense_urltext/plain; charset=utf-850http://localhost:8080/xmlui/bitstream/20.500.12008/26808/2/license_urla006180e3f5b2ad0b88185d14284c0e0MD52license_textlicense_texttext/html; charset=utf-838616http://localhost:8080/xmlui/bitstream/20.500.12008/26808/3/license_text36c32e9c6da50e6d55578c16944ef7f6MD53license_rdflicense_rdfapplication/rdf+xml; charset=utf-823149http://localhost:8080/xmlui/bitstream/20.500.12008/26808/4/license_rdf1996b8461bc290aef6a27d78c67b6b52MD54ORIGINALFav19.pdfFav19.pdfapplication/pdf1318398http://localhost:8080/xmlui/bitstream/20.500.12008/26808/1/Fav19.pdf4070a7543a438fe32a66264efda5403cMD5120.500.12008/268082021-03-15 12:46:17.956oai:colibri.udelar.edu.uy:20.500.12008/26808VGVybWlub3MgeSBjb25kaWNpb25lcyByZWxhdGl2YXMgYWwgZGVwb3NpdG8gZGUgb2JyYXMKCgpMYXMgb2JyYXMgZGVwb3NpdGFkYXMgZW4gZWwgUmVwb3NpdG9yaW8gc2UgcmlnZW4gcG9yIGxhIE9yZGVuYW56YSBkZSBsb3MgRGVyZWNob3MgZGUgbGEgUHJvcGllZGFkIEludGVsZWN0dWFsICBkZSBsYSBVbml2ZXJzaWRhZCBEZSBMYSBSZXDDumJsaWNhLiAoUmVzLiBOwrogOTEgZGUgQy5ELkMuIGRlIDgvSUlJLzE5OTQg4oCTIEQuTy4gNy9JVi8xOTk0KSB5ICBwb3IgbGEgT3JkZW5hbnphIGRlbCBSZXBvc2l0b3JpbyBBYmllcnRvIGRlIGxhIFVuaXZlcnNpZGFkIGRlIGxhIFJlcMO6YmxpY2EgKFJlcy4gTsK6IDE2IGRlIEMuRC5DLiBkZSAwNy8xMC8yMDE0KS4gCgpBY2VwdGFuZG8gZWwgYXV0b3IgZXN0b3MgdMOpcm1pbm9zIHkgY29uZGljaW9uZXMgZGUgZGVww7NzaXRvIGVuIENPTElCUkksIGxhIFVuaXZlcnNpZGFkIGRlIFJlcMO6YmxpY2EgcHJvY2VkZXLDoSBhOiAgCgphKSBhcmNoaXZhciBtw6FzIGRlIHVuYSBjb3BpYSBkZSBsYSBvYnJhIGVuIGxvcyBzZXJ2aWRvcmVzIGRlIGxhIFVuaXZlcnNpZGFkIGEgbG9zIGVmZWN0b3MgZGUgZ2FyYW50aXphciBhY2Nlc28sIHNlZ3VyaWRhZCB5IHByZXNlcnZhY2nDs24KYikgY29udmVydGlyIGxhIG9icmEgYSBvdHJvcyBmb3JtYXRvcyBzaSBmdWVyYSBuZWNlc2FyaW8gIHBhcmEgZmFjaWxpdGFyIHN1IHByZXNlcnZhY2nDs24geSBhY2Nlc2liaWxpZGFkIHNpbiBhbHRlcmFyIHN1IGNvbnRlbmlkby4KYykgcmVhbGl6YXIgbGEgY29tdW5pY2FjacOzbiBww7pibGljYSB5IGRpc3BvbmVyIGVsIGFjY2VzbyBsaWJyZSB5IGdyYXR1aXRvIGEgdHJhdsOpcyBkZSBJbnRlcm5ldCBtZWRpYW50ZSBsYSBwdWJsaWNhY2nDs24gZGUgbGEgb2JyYSBiYWpvIGxhIGxpY2VuY2lhIENyZWF0aXZlIENvbW1vbnMgc2VsZWNjaW9uYWRhIHBvciBlbCBwcm9waW8gYXV0b3IuCgoKRW4gY2FzbyBxdWUgZWwgYXV0b3IgaGF5YSBkaWZ1bmRpZG8geSBkYWRvIGEgcHVibGljaWRhZCBhIGxhIG9icmEgZW4gZm9ybWEgcHJldmlhLCAgcG9kcsOhIHNvbGljaXRhciB1biBwZXLDrW9kbyBkZSBlbWJhcmdvIHNvYnJlIGxhIGRpc3BvbmliaWxpZGFkIHDDumJsaWNhIGRlIGxhIG1pc21hLCBlbCBjdWFsIGNvbWVuemFyw6EgYSBwYXJ0aXIgZGUgbGEgYWNlcHRhY2nDs24gZGUgZXN0ZSBkb2N1bWVudG8geSBoYXN0YSBsYSBmZWNoYSBxdWUgaW5kaXF1ZSAuCgpFbCBhdXRvciBhc2VndXJhIHF1ZSBsYSBvYnJhIG5vIGluZnJpZ2UgbmluZ8O6biBkZXJlY2hvIHNvYnJlIHRlcmNlcm9zLCB5YSBzZWEgZGUgcHJvcGllZGFkIGludGVsZWN0dWFsIG8gY3VhbHF1aWVyIG90cm8uCgpFbCBhdXRvciBnYXJhbnRpemEgcXVlIHNpIGVsIGRvY3VtZW50byBjb250aWVuZSBtYXRlcmlhbGVzIGRlIGxvcyBjdWFsZXMgbm8gdGllbmUgbG9zIGRlcmVjaG9zIGRlIGF1dG9yLCAgaGEgb2J0ZW5pZG8gZWwgcGVybWlzbyBkZWwgcHJvcGlldGFyaW8gZGUgbG9zIGRlcmVjaG9zIGRlIGF1dG9yLCB5IHF1ZSBlc2UgbWF0ZXJpYWwgY3V5b3MgZGVyZWNob3Mgc29uIGRlIHRlcmNlcm9zIGVzdMOhIGNsYXJhbWVudGUgaWRlbnRpZmljYWRvIHkgcmVjb25vY2lkbyBlbiBlbCB0ZXh0byBvIGNvbnRlbmlkbyBkZWwgZG9jdW1lbnRvIGRlcG9zaXRhZG8gZW4gZWwgUmVwb3NpdG9yaW8uCgpFbiBvYnJhcyBkZSBhdXRvcsOtYSBtw7psdGlwbGUgL3NlIHByZXN1bWUvIHF1ZSBlbCBhdXRvciBkZXBvc2l0YW50ZSBkZWNsYXJhIHF1ZSBoYSByZWNhYmFkbyBlbCBjb25zZW50aW1pZW50byBkZSB0b2RvcyBsb3MgYXV0b3JlcyBwYXJhIHB1YmxpY2FybGEgZW4gZWwgUmVwb3NpdG9yaW8sIHNpZW5kbyDDqXN0ZSBlbCDDum5pY28gcmVzcG9uc2FibGUgZnJlbnRlIGEgY3VhbHF1aWVyIHRpcG8gZGUgcmVjbGFtYWNpw7NuIGRlIGxvcyBvdHJvcyBjb2F1dG9yZXMuCgpFbCBhdXRvciBzZXLDoSByZXNwb25zYWJsZSBkZWwgY29udGVuaWRvIGRlIGxvcyBkb2N1bWVudG9zIHF1ZSBkZXBvc2l0YS4gTGEgVURFTEFSIG5vIHNlcsOhIHJlc3BvbnNhYmxlIHBvciBsYXMgZXZlbnR1YWxlcyB2aW9sYWNpb25lcyBhbCBkZXJlY2hvIGRlIHByb3BpZWRhZCBpbnRlbGVjdHVhbCBlbiBxdWUgcHVlZGEgaW5jdXJyaXIgZWwgYXV0b3IuCgpBbnRlIGN1YWxxdWllciBkZW51bmNpYSBkZSB2aW9sYWNpw7NuIGRlIGRlcmVjaG9zIGRlIHByb3BpZWRhZCBpbnRlbGVjdHVhbCwgbGEgVURFTEFSICBhZG9wdGFyw6EgdG9kYXMgbGFzIG1lZGlkYXMgbmVjZXNhcmlhcyBwYXJhIGV2aXRhciBsYSBjb250aW51YWNpw7NuIGRlIGRpY2hhIGluZnJhY2Npw7NuLCBsYXMgcXVlIHBvZHLDoW4gaW5jbHVpciBlbCByZXRpcm8gZGVsIGFjY2VzbyBhIGxvcyBjb250ZW5pZG9zIHkvbyBtZXRhZGF0b3MgZGVsIGRvY3VtZW50byByZXNwZWN0aXZvLgoKTGEgb2JyYSBzZSBwb25kcsOhIGEgZGlzcG9zaWNpw7NuIGRlbCBww7pibGljbyBhIHRyYXbDqXMgZGUgbGFzIGxpY2VuY2lhcyBDcmVhdGl2ZSBDb21tb25zLCBlbCBhdXRvciBwb2Ryw6Egc2VsZWNjaW9uYXIgdW5hIGRlIGxhcyA2IGxpY2VuY2lhcyBkaXNwb25pYmxlczoKCgpBdHJpYnVjacOzbiAoQ0MgLSBCeSk6IFBlcm1pdGUgdXNhciBsYSBvYnJhIHkgZ2VuZXJhciBvYnJhcyBkZXJpdmFkYXMsIGluY2x1c28gY29uIGZpbmVzIGNvbWVyY2lhbGVzLCBzaWVtcHJlIHF1ZSBzZSByZWNvbm96Y2EgYWwgYXV0b3IuCgpBdHJpYnVjacOzbiDigJMgQ29tcGFydGlyIElndWFsIChDQyAtIEJ5LVNBKTogUGVybWl0ZSB1c2FyIGxhIG9icmEgeSBnZW5lcmFyIG9icmFzIGRlcml2YWRhcywgaW5jbHVzbyBjb24gZmluZXMgY29tZXJjaWFsZXMsIHBlcm8gbGEgZGlzdHJpYnVjacOzbiBkZSBsYXMgb2JyYXMgZGVyaXZhZGFzIGRlYmUgaGFjZXJzZSBtZWRpYW50ZSB1bmEgbGljZW5jaWEgaWTDqW50aWNhIGEgbGEgZGUgbGEgb2JyYSBvcmlnaW5hbCwgcmVjb25vY2llbmRvIGEgbG9zIGF1dG9yZXMuCgpBdHJpYnVjacOzbiDigJMgTm8gQ29tZXJjaWFsIChDQyAtIEJ5LU5DKTogUGVybWl0ZSB1c2FyIGxhIG9icmEgeSBnZW5lcmFyIG9icmFzIGRlcml2YWRhcywgc2llbXByZSB5IGN1YW5kbyBlc29zIHVzb3Mgbm8gdGVuZ2FuIGZpbmVzIGNvbWVyY2lhbGVzLCByZWNvbm9jaWVuZG8gYWwgYXV0b3IuCgpBdHJpYnVjacOzbiDigJMgU2luIERlcml2YWRhcyAoQ0MgLSBCeS1ORCk6IFBlcm1pdGUgZWwgdXNvIGRlIGxhIG9icmEsIGluY2x1c28gY29uIGZpbmVzIGNvbWVyY2lhbGVzLCBwZXJvIG5vIHNlIHBlcm1pdGUgZ2VuZXJhciBvYnJhcyBkZXJpdmFkYXMsIGRlYmllbmRvIHJlY29ub2NlciBhbCBhdXRvci4KCkF0cmlidWNpw7NuIOKAkyBObyBDb21lcmNpYWwg4oCTIENvbXBhcnRpciBJZ3VhbCAoQ0Mg4oCTIEJ5LU5DLVNBKTogUGVybWl0ZSB1c2FyIGxhIG9icmEgeSBnZW5lcmFyIG9icmFzIGRlcml2YWRhcywgc2llbXByZSB5IGN1YW5kbyBlc29zIHVzb3Mgbm8gdGVuZ2FuIGZpbmVzIGNvbWVyY2lhbGVzIHkgbGEgZGlzdHJpYnVjacOzbiBkZSBsYXMgb2JyYXMgZGVyaXZhZGFzIHNlIGhhZ2EgbWVkaWFudGUgbGljZW5jaWEgaWTDqW50aWNhIGEgbGEgZGUgbGEgb2JyYSBvcmlnaW5hbCwgcmVjb25vY2llbmRvIGEgbG9zIGF1dG9yZXMuCgpBdHJpYnVjacOzbiDigJMgTm8gQ29tZXJjaWFsIOKAkyBTaW4gRGVyaXZhZGFzIChDQyAtIEJ5LU5DLU5EKTogUGVybWl0ZSB1c2FyIGxhIG9icmEsIHBlcm8gbm8gc2UgcGVybWl0ZSBnZW5lcmFyIG9icmFzIGRlcml2YWRhcyB5IG5vIHNlIHBlcm1pdGUgdXNvIGNvbiBmaW5lcyBjb21lcmNpYWxlcywgZGViaWVuZG8gcmVjb25vY2VyIGFsIGF1dG9yLgoKTG9zIHVzb3MgcHJldmlzdG9zIGVuIGxhcyBsaWNlbmNpYXMgaW5jbHV5ZW4gbGEgZW5hamVuYWNpw7NuLCByZXByb2R1Y2Npw7NuLCBjb211bmljYWNpw7NuLCBwdWJsaWNhY2nDs24sIGRpc3RyaWJ1Y2nDs24geSBwdWVzdGEgYSBkaXNwb3NpY2nDs24gZGVsIHDDumJsaWNvLiBMYSBjcmVhY2nDs24gZGUgb2JyYXMgZGVyaXZhZGFzIGluY2x1eWUgbGEgYWRhcHRhY2nDs24sIHRyYWR1Y2Npw7NuIHkgZWwgcmVtaXguCgpDdWFuZG8gc2Ugc2VsZWNjaW9uZSB1bmEgbGljZW5jaWEgcXVlIGhhYmlsaXRlIHVzb3MgY29tZXJjaWFsZXMsIGVsIGRlcMOzc2l0byBkZWJlcsOhIHNlciBhY29tcGHDsWFkbyBkZWwgYXZhbCBkZWwgamVyYXJjYSBtw6F4aW1vIGRlbCBTZXJ2aWNpbyBjb3JyZXNwb25kaWVudGUuCg==Universidadhttps://udelar.edu.uy/https://www.colibri.udelar.edu.uy/oai/requestmabel.seroubian@seciu.edu.uyUruguayopendoar:47712024-07-25T14:44:17.886957COLIBRI - Universidad de la Repúblicafalse
spellingShingle Implementación en FPGA de un algoritmo de compresión de señales EEG multicanal.
Favaro, Federico
EEG
Compresión de datos
FPGA
Bajo consumo
status_str acceptedVersion
title Implementación en FPGA de un algoritmo de compresión de señales EEG multicanal.
title_full Implementación en FPGA de un algoritmo de compresión de señales EEG multicanal.
title_fullStr Implementación en FPGA de un algoritmo de compresión de señales EEG multicanal.
title_full_unstemmed Implementación en FPGA de un algoritmo de compresión de señales EEG multicanal.
title_short Implementación en FPGA de un algoritmo de compresión de señales EEG multicanal.
title_sort Implementación en FPGA de un algoritmo de compresión de señales EEG multicanal.
topic EEG
Compresión de datos
FPGA
Bajo consumo
url https://hdl.handle.net/20.500.12008/26808