The growing applications of Internet of Things and wireless sensor networks require the integration of modules with optimized power consumption and performance. The very low consumption circuits for the implementation of such modules are now feasible due to the evolution of microelectronics that brought about the reduction in the size of MOS transistors. An example of such modules are wake-up receivers composed of two main parts, a radio frequency block and a baseband block. The radio frequency block, responsible for a good part of the consumption, consists of a very simple receiver composed of the antenna and a demodulator that could be just an envelope detector (ED). This work deals with the study and design of an envelope detector to be implemented using nanometric CMOS technologies for use in a wake-up detector for the 2.4 GHz industrial, scientific and medical (ISM) radio band. The most used circuits that implement this function are based on the intrinsic nonlinear characteristic of the MOS transistor. This thesis first describes the physical origin and characteristics of this non-linearity. Then it is shown how the choice of the inversion level at which the transistor is working impacts the performance of the detector. Therefore it allows to select at which inversion level to work depending on the specification(s) to prioritize, e.g. consumption, conversion gain, signal-to-noise ratio (SNR). The study is based on the use of normalized current, also known as current density ID/(W/L), which is related to the level of inversion or inversion coefficient and the gm/ID methodology. Initially, an analytical development is carried out, complemented with semiempirical models, simulations and measurements, which results in obtaining two novel figures of merit. Based on the relationship between key parameters, these figures of merit can be used as guides for design. In particular, one of them includes the main design specifications of the envelope detector as a block, namely consumption, SNR, bandwidth. Using these results, the design of an envelope detector with integrated matching network and an improved envelope detector, with a novel architecture that presents an intrinsic bandpass characteristic that improves its sensitivity, is presented. Both were fabricated in a 0.13 μm CMOS technology and successfully verified. The results obtained through electrical simulations and measurements agree reasonably with those obtained with the presented tools. Measurements are presented where the improved envelope detector achieves a notable conversion gain with a scale factor of 9800 V −1 and a sensitivity of -48.5 dBm for an SNR of 12dB consuming 100 nA from a 1.2V power supply. The approach proposed for obtaining the aforementioned figures of merit also extends to the study of distortion characteristics in MOS transistors. This allows to obtain characteristic curves that can be applied as a guide in the design process of general analog circuits, particularly in the analysis of harmonic distortion.

Las crecientes aplicaciones de Internet de las cosas y redes de sensores inalámbricos requieren la integración de módulos con consumo de energía y rendimiento optimizados. La evolución de la microelectrónica asociada a la reducción del tamaño de los transistores MOS ha permitido la viabilidad de circuitos de muy bajo consumo para la implementación de estos módulos. Un ejemplo son los receptores de despertado compuestos de dos partes principales, un bloque de radio frecuencia y un bloque de banda base. El bloque de radiofrecuencia, responsable de buena parte del consumo, consiste en un receptor muy simple compuesto por la antena y un demodulador que podría ser simplemente un detector de envolvente. Este trabajo trata del estudio y diseño de un detector de envolvente a ser implementado usando tecnologías CMOS nanométricas para su uso en un detector de despertado para la banda de radio industrial, científica y médica (ISM) de 2.4 GHz. Los circuitos más usados que implementan esta función se basan en la característica no lineal intrínseca del transistor MOS. En esta tesis primero se muestra el origen físico y características de esta no linealidad. Luego se muestra como la elección del nivel de inversión en el cual se hace trabajar al transistor, impacta en el desempeño del detector. Por lo tanto permite seleccionar en que nivel de inversión conviene trabajar dependiendo de la o las especificaciones que se deseen priorizar, por ejemplo consumo, ganancia de conversión, relación señal a ruido (SNR). El estudio se basa en el uso de la corriente normalizada, también conocida como densidad de corriente ID/(W/L), que está relacionado con el nivel de inversión o coeficiente de inversión y la metodología gm/ID. Inicialmente se realiza un desarrollo analítico complementado con modelos semiempíricos, simulaciones y mediciones, que tiene como resultado la obtención de dos novedosas figuras de mérito. Basadas en la relación entre parámetros claves, estas figuras de mérito son usadas como guía para el diseño. En particular una de ellas incluye las principales especificaciones de diseño del detector de envolvente como un bloque, a saber consumo, SNR, ancho de banda. Usando dichos resultados se presenta el diseño de un detector de envolvente con red de adaptación integrada y un detector de envolvente mejorado, con una arquitectura novedosa, que presenta una característica pasabanda intrínseca que mejora su sensibilidad. Ambos fueron fabricados en una tecnología CMOS de 0.13 μm y verificados exitosamente. Los resultados obtenidos mediante simulaciones eléctricas y medidas concuerdan razonablemente con los obtenidos con las herramientas presentadas. Se presentan medidas donde el detector de envolvente mejorado alcanza una notable ganancia de conversión con un factor de escala de 9800 V-1 y una sensibilidad de -48.5 dBm para una SNR de 12dB, consumiendo 100 nA de una fuente de alimentación de 1.2 V. El enfoque propuesto para la obtención de las figuras de mérito anteriormente mencionadas también se extiende al estudio de las características de distorsión en los transistores MOS. Se obtienen curvas características que pueden ser aplicadas como guía en el proceso de diseño de circuitos analógicos en general, en particular en el análisis de la distorsión armónica.