Implementación en un FPGA de la etapa de sincronismo de un receptor OFDM para recepción de señales de DTV del estándar ISDB-T

Contrera, Daniel - Ferrer, Florencia

Supervisor(es): Belzarena, Pablo - Etcheverry, Leonardo

Resumen:

En los últimos diez años, a nivel mundial, comenzó la traslación de la televisión analógica a la televisión digital también conocida como “el apagón analógico”. Aquí en Uruguay, alrededor del año 2007 comenzaron a hacerse públicas las iniciativas que el país adoptaría esta nueva tecnología. A fines del 2010 se había decidido qué estándar adoptaríamos : el estándar Integrated Services Digital Broadcasting - Terrestial (ISDB-T) al igual que Brasil. Paralelamente, el avance de la tecnología en el área de las comunicaciones inalámbricas impulsaba cada vez más el uso de las radios definidas por software (SDRs, por su sigla en inglés). Esta tecnología permitiría a entusiastas tanto profesionales como amateurs del área de las comunicaciones por radio frecuencia, implementar múltiples sistemas de radio desde su PC (evitando el desarrollo del hardware) con tan sólo una placa que adquiriera los datos y los enviara por USB a la PC. A principios de siglo, aparecería una plataforma libre para el desarrollo de los SDR conocida como GNU Radio que luego crearía una comunidad internacional. La coyuntura de estos dos mundos fue lo que originó el módulo en GNU Radio : gr-isdbt. Este es un sistema en código abierto de un receptor full-seg de Televisión Digital (DTV, por su sigla en inglés) del estándar ISDB-T, el cual fue desarrollado en el Instituto de Ingeniería Eléctrica de la Facultad de Ingeniería de la Universidad de la República por el grupo ARTES. El mismo permite realizar diferentes mediciones a lo largo de toda la cadena de procesamiento, evitando equipamiento costoso. El presente documento describe la implementación en un FPGA (Field Programmable Gate Array, por su sigla en ingléss) del primer bloque de la etapa de sincronización del receptor gr-isdbt : el bloque OFDM Sym Acquisition y a su vez, la implementación del protocolo de comunicaciones para el pasaje de los símbolos a la salida del mismo a la PC con el sistema gr-isdbt sin su primer bloque. El diseño en el FPGA se hizo en la placa bladeRF desarrollada por Nuand, un SDR de costo medio con grandes ventajas para este trabajo : código y esquemáticos disponibles para el usuario, comunidad activa, ancho de banda y frecuencia de muestreo definidos por la norma, soportados por el dispositivo, entre otros


Detalles Bibliográficos
2016
Electrónica
Español
Universidad de la República
COLIBRI
http://hdl.handle.net/20.500.12008/20108
Acceso abierto
Licencia Creative Commons Atribución – No Comercial – Sin Derivadas (CC - By-NC-ND)
_version_ 1807523104258260992
author Contrera, Daniel
author2 Ferrer, Florencia
author2_role author
author_facet Contrera, Daniel
Ferrer, Florencia
author_role author
bitstream.checksum.fl_str_mv 7f2e2c17ef6585de66da58d1bfa8b5e1
9833653f73f7853880c94a6fead477b1
4afdbb8c545fd630ea7db775da747b2f
9da0b6dfac957114c6a7714714b86306
4387391242aaf140d8f5cb8b5596a35c
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
MD5
MD5
bitstream.url.fl_str_mv http://localhost:8080/xmlui/bitstream/20.500.12008/20108/5/license.txt
http://localhost:8080/xmlui/bitstream/20.500.12008/20108/2/license_text
http://localhost:8080/xmlui/bitstream/20.500.12008/20108/3/license_url
http://localhost:8080/xmlui/bitstream/20.500.12008/20108/4/license_rdf
http://localhost:8080/xmlui/bitstream/20.500.12008/20108/1/CF16.pdf
collection COLIBRI
dc.creator.advisor.none.fl_str_mv Belzarena, Pablo
Etcheverry, Leonardo
dc.creator.none.fl_str_mv Contrera, Daniel
Ferrer, Florencia
dc.date.accessioned.none.fl_str_mv 2019-02-21T20:53:09Z
dc.date.available.none.fl_str_mv 2019-02-21T20:53:09Z
dc.date.issued.es.fl_str_mv 2016
dc.date.submitted.es.fl_str_mv 20190221
dc.description.abstract.none.fl_txt_mv En los últimos diez años, a nivel mundial, comenzó la traslación de la televisión analógica a la televisión digital también conocida como “el apagón analógico”. Aquí en Uruguay, alrededor del año 2007 comenzaron a hacerse públicas las iniciativas que el país adoptaría esta nueva tecnología. A fines del 2010 se había decidido qué estándar adoptaríamos : el estándar Integrated Services Digital Broadcasting - Terrestial (ISDB-T) al igual que Brasil. Paralelamente, el avance de la tecnología en el área de las comunicaciones inalámbricas impulsaba cada vez más el uso de las radios definidas por software (SDRs, por su sigla en inglés). Esta tecnología permitiría a entusiastas tanto profesionales como amateurs del área de las comunicaciones por radio frecuencia, implementar múltiples sistemas de radio desde su PC (evitando el desarrollo del hardware) con tan sólo una placa que adquiriera los datos y los enviara por USB a la PC. A principios de siglo, aparecería una plataforma libre para el desarrollo de los SDR conocida como GNU Radio que luego crearía una comunidad internacional. La coyuntura de estos dos mundos fue lo que originó el módulo en GNU Radio : gr-isdbt. Este es un sistema en código abierto de un receptor full-seg de Televisión Digital (DTV, por su sigla en inglés) del estándar ISDB-T, el cual fue desarrollado en el Instituto de Ingeniería Eléctrica de la Facultad de Ingeniería de la Universidad de la República por el grupo ARTES. El mismo permite realizar diferentes mediciones a lo largo de toda la cadena de procesamiento, evitando equipamiento costoso. El presente documento describe la implementación en un FPGA (Field Programmable Gate Array, por su sigla en ingléss) del primer bloque de la etapa de sincronización del receptor gr-isdbt : el bloque OFDM Sym Acquisition y a su vez, la implementación del protocolo de comunicaciones para el pasaje de los símbolos a la salida del mismo a la PC con el sistema gr-isdbt sin su primer bloque. El diseño en el FPGA se hizo en la placa bladeRF desarrollada por Nuand, un SDR de costo medio con grandes ventajas para este trabajo : código y esquemáticos disponibles para el usuario, comunidad activa, ancho de banda y frecuencia de muestreo definidos por la norma, soportados por el dispositivo, entre otros
dc.format.mimetype.es.fl_str_mv application/pdf
dc.identifier.citation.es.fl_str_mv CONTRERA, D., FERRER, F. "Implementación en un FPGA de la etapa de sincronismo de un receptor OFDM para recepción de señales de DTV del estándar ISDB-T". Tesis de grado, Universidad de la República (Uruguay). Facultad de Ingeniería, 2016.
dc.identifier.uri.none.fl_str_mv http://hdl.handle.net/20.500.12008/20108
dc.language.iso.none.fl_str_mv es
spa
dc.publisher.es.fl_str_mv UR. FING
dc.rights.license.none.fl_str_mv Licencia Creative Commons Atribución – No Comercial – Sin Derivadas (CC - By-NC-ND)
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
dc.source.none.fl_str_mv reponame:COLIBRI
instname:Universidad de la República
instacron:Universidad de la República
dc.subject.other.es.fl_str_mv Electrónica
dc.title.none.fl_str_mv Implementación en un FPGA de la etapa de sincronismo de un receptor OFDM para recepción de señales de DTV del estándar ISDB-T
dc.type.es.fl_str_mv Tesis de grado
dc.type.none.fl_str_mv info:eu-repo/semantics/bachelorThesis
dc.type.version.none.fl_str_mv info:eu-repo/semantics/acceptedVersion
description En los últimos diez años, a nivel mundial, comenzó la traslación de la televisión analógica a la televisión digital también conocida como “el apagón analógico”. Aquí en Uruguay, alrededor del año 2007 comenzaron a hacerse públicas las iniciativas que el país adoptaría esta nueva tecnología. A fines del 2010 se había decidido qué estándar adoptaríamos : el estándar Integrated Services Digital Broadcasting - Terrestial (ISDB-T) al igual que Brasil. Paralelamente, el avance de la tecnología en el área de las comunicaciones inalámbricas impulsaba cada vez más el uso de las radios definidas por software (SDRs, por su sigla en inglés). Esta tecnología permitiría a entusiastas tanto profesionales como amateurs del área de las comunicaciones por radio frecuencia, implementar múltiples sistemas de radio desde su PC (evitando el desarrollo del hardware) con tan sólo una placa que adquiriera los datos y los enviara por USB a la PC. A principios de siglo, aparecería una plataforma libre para el desarrollo de los SDR conocida como GNU Radio que luego crearía una comunidad internacional. La coyuntura de estos dos mundos fue lo que originó el módulo en GNU Radio : gr-isdbt. Este es un sistema en código abierto de un receptor full-seg de Televisión Digital (DTV, por su sigla en inglés) del estándar ISDB-T, el cual fue desarrollado en el Instituto de Ingeniería Eléctrica de la Facultad de Ingeniería de la Universidad de la República por el grupo ARTES. El mismo permite realizar diferentes mediciones a lo largo de toda la cadena de procesamiento, evitando equipamiento costoso. El presente documento describe la implementación en un FPGA (Field Programmable Gate Array, por su sigla en ingléss) del primer bloque de la etapa de sincronización del receptor gr-isdbt : el bloque OFDM Sym Acquisition y a su vez, la implementación del protocolo de comunicaciones para el pasaje de los símbolos a la salida del mismo a la PC con el sistema gr-isdbt sin su primer bloque. El diseño en el FPGA se hizo en la placa bladeRF desarrollada por Nuand, un SDR de costo medio con grandes ventajas para este trabajo : código y esquemáticos disponibles para el usuario, comunidad activa, ancho de banda y frecuencia de muestreo definidos por la norma, soportados por el dispositivo, entre otros
eu_rights_str_mv openAccess
format bachelorThesis
id COLIBRI_1e1783fca7229ff0bbc6dcb69440b8c0
identifier_str_mv CONTRERA, D., FERRER, F. "Implementación en un FPGA de la etapa de sincronismo de un receptor OFDM para recepción de señales de DTV del estándar ISDB-T". Tesis de grado, Universidad de la República (Uruguay). Facultad de Ingeniería, 2016.
instacron_str Universidad de la República
institution Universidad de la República
instname_str Universidad de la República
language spa
language_invalid_str_mv es
network_acronym_str COLIBRI
network_name_str COLIBRI
oai_identifier_str oai:colibri.udelar.edu.uy:20.500.12008/20108
publishDate 2016
reponame_str COLIBRI
repository.mail.fl_str_mv mabel.seroubian@seciu.edu.uy
repository.name.fl_str_mv COLIBRI - Universidad de la República
repository_id_str 4771
rights_invalid_str_mv Licencia Creative Commons Atribución – No Comercial – Sin Derivadas (CC - By-NC-ND)
spelling 2019-02-21T20:53:09Z2019-02-21T20:53:09Z201620190221CONTRERA, D., FERRER, F. "Implementación en un FPGA de la etapa de sincronismo de un receptor OFDM para recepción de señales de DTV del estándar ISDB-T". Tesis de grado, Universidad de la República (Uruguay). Facultad de Ingeniería, 2016.http://hdl.handle.net/20.500.12008/20108En los últimos diez años, a nivel mundial, comenzó la traslación de la televisión analógica a la televisión digital también conocida como “el apagón analógico”. Aquí en Uruguay, alrededor del año 2007 comenzaron a hacerse públicas las iniciativas que el país adoptaría esta nueva tecnología. A fines del 2010 se había decidido qué estándar adoptaríamos : el estándar Integrated Services Digital Broadcasting - Terrestial (ISDB-T) al igual que Brasil. Paralelamente, el avance de la tecnología en el área de las comunicaciones inalámbricas impulsaba cada vez más el uso de las radios definidas por software (SDRs, por su sigla en inglés). Esta tecnología permitiría a entusiastas tanto profesionales como amateurs del área de las comunicaciones por radio frecuencia, implementar múltiples sistemas de radio desde su PC (evitando el desarrollo del hardware) con tan sólo una placa que adquiriera los datos y los enviara por USB a la PC. A principios de siglo, aparecería una plataforma libre para el desarrollo de los SDR conocida como GNU Radio que luego crearía una comunidad internacional. La coyuntura de estos dos mundos fue lo que originó el módulo en GNU Radio : gr-isdbt. Este es un sistema en código abierto de un receptor full-seg de Televisión Digital (DTV, por su sigla en inglés) del estándar ISDB-T, el cual fue desarrollado en el Instituto de Ingeniería Eléctrica de la Facultad de Ingeniería de la Universidad de la República por el grupo ARTES. El mismo permite realizar diferentes mediciones a lo largo de toda la cadena de procesamiento, evitando equipamiento costoso. El presente documento describe la implementación en un FPGA (Field Programmable Gate Array, por su sigla en ingléss) del primer bloque de la etapa de sincronización del receptor gr-isdbt : el bloque OFDM Sym Acquisition y a su vez, la implementación del protocolo de comunicaciones para el pasaje de los símbolos a la salida del mismo a la PC con el sistema gr-isdbt sin su primer bloque. El diseño en el FPGA se hizo en la placa bladeRF desarrollada por Nuand, un SDR de costo medio con grandes ventajas para este trabajo : código y esquemáticos disponibles para el usuario, comunidad activa, ancho de banda y frecuencia de muestreo definidos por la norma, soportados por el dispositivo, entre otrosMade available in DSpace on 2019-02-21T20:53:09Z (GMT). No. of bitstreams: 5 CF16.pdf: 16027906 bytes, checksum: 4387391242aaf140d8f5cb8b5596a35c (MD5) license_text: 21936 bytes, checksum: 9833653f73f7853880c94a6fead477b1 (MD5) license_url: 49 bytes, checksum: 4afdbb8c545fd630ea7db775da747b2f (MD5) license_rdf: 23148 bytes, checksum: 9da0b6dfac957114c6a7714714b86306 (MD5) license.txt: 4194 bytes, checksum: 7f2e2c17ef6585de66da58d1bfa8b5e1 (MD5) Previous issue date: 2016application/pdfesspaUR. FINGLas obras depositadas en el Repositorio se rigen por la Ordenanza de los Derechos de la Propiedad Intelectual de la Universidad De La República. (Res. Nº 91 de C.D.C. de 8/III/1994 – D.O. 7/IV/1994) y por la Ordenanza del Repositorio Abierto de la Universidad de la República (Res. Nº 16 de C.D.C. de 07/10/2014)info:eu-repo/semantics/openAccessLicencia Creative Commons Atribución – No Comercial – Sin Derivadas (CC - By-NC-ND)ElectrónicaImplementación en un FPGA de la etapa de sincronismo de un receptor OFDM para recepción de señales de DTV del estándar ISDB-TTesis de gradoinfo:eu-repo/semantics/bachelorThesisinfo:eu-repo/semantics/acceptedVersionreponame:COLIBRIinstname:Universidad de la Repúblicainstacron:Universidad de la RepúblicaContrera, DanielFerrer, FlorenciaBelzarena, PabloEtcheverry, LeonardoUniversidad de la República (Uruguay). Facultad de IngenieríaIngeniero ElectricistaLICENSElicense.txttext/plain4194http://localhost:8080/xmlui/bitstream/20.500.12008/20108/5/license.txt7f2e2c17ef6585de66da58d1bfa8b5e1MD55CC-LICENSElicense_textapplication/octet-stream21936http://localhost:8080/xmlui/bitstream/20.500.12008/20108/2/license_text9833653f73f7853880c94a6fead477b1MD52license_urlapplication/octet-stream49http://localhost:8080/xmlui/bitstream/20.500.12008/20108/3/license_url4afdbb8c545fd630ea7db775da747b2fMD53license_rdfapplication/octet-stream23148http://localhost:8080/xmlui/bitstream/20.500.12008/20108/4/license_rdf9da0b6dfac957114c6a7714714b86306MD54ORIGINALCF16.pdfapplication/pdf16027906http://localhost:8080/xmlui/bitstream/20.500.12008/20108/1/CF16.pdf4387391242aaf140d8f5cb8b5596a35cMD5120.500.12008/201082024-04-12 14:05:06.743oai:colibri.udelar.edu.uy:20.500.12008/20108VGVybWlub3MgeSBjb25kaWNpb25lcyByZWxhdGl2YXMgYWwgZGVwb3NpdG8gZGUgb2JyYXMKCgpMYXMgb2JyYXMgZGVwb3NpdGFkYXMgZW4gZWwgUmVwb3NpdG9yaW8gc2UgcmlnZW4gcG9yIGxhIE9yZGVuYW56YSBkZSBsb3MgRGVyZWNob3MgZGUgbGEgUHJvcGllZGFkIEludGVsZWN0dWFsICBkZSBsYSBVbml2ZXJzaWRhZCBEZSBMYSBSZXDvv71ibGljYS4gKFJlcy4gTu+/vSA5MSBkZSBDLkQuQy4gZGUgOC9JSUkvMTk5NCDvv70gRC5PLiA3L0lWLzE5OTQpIHkgIHBvciBsYSBPcmRlbmFuemEgZGVsIFJlcG9zaXRvcmlvIEFiaWVydG8gZGUgbGEgVW5pdmVyc2lkYWQgZGUgbGEgUmVw77+9YmxpY2EgKFJlcy4gTu+/vSAxNiBkZSBDLkQuQy4gZGUgMDcvMTAvMjAxNCkuIAoKQWNlcHRhbmRvIGVsIGF1dG9yIGVzdG9zIHTvv71ybWlub3MgeSBjb25kaWNpb25lcyBkZSBkZXDvv71zaXRvIGVuIENPTElCUkksIGxhIFVuaXZlcnNpZGFkIGRlIFJlcO+/vWJsaWNhIHByb2NlZGVy77+9IGE6ICAKCmEpIGFyY2hpdmFyIG3vv71zIGRlIHVuYSBjb3BpYSBkZSBsYSBvYnJhIGVuIGxvcyBzZXJ2aWRvcmVzIGRlIGxhIFVuaXZlcnNpZGFkIGEgbG9zIGVmZWN0b3MgZGUgZ2FyYW50aXphciBhY2Nlc28sIHNlZ3VyaWRhZCB5IHByZXNlcnZhY2nvv71uCmIpIGNvbnZlcnRpciBsYSBvYnJhIGEgb3Ryb3MgZm9ybWF0b3Mgc2kgZnVlcmEgbmVjZXNhcmlvICBwYXJhIGZhY2lsaXRhciBzdSBwcmVzZXJ2YWNp77+9biB5IGFjY2VzaWJpbGlkYWQgc2luIGFsdGVyYXIgc3UgY29udGVuaWRvLgpjKSByZWFsaXphciBsYSBjb211bmljYWNp77+9biBw77+9YmxpY2EgeSBkaXNwb25lciBlbCBhY2Nlc28gbGlicmUgeSBncmF0dWl0byBhIHRyYXbvv71zIGRlIEludGVybmV0IG1lZGlhbnRlIGxhIHB1YmxpY2Fjae+/vW4gZGUgbGEgb2JyYSBiYWpvIGxhIGxpY2VuY2lhIENyZWF0aXZlIENvbW1vbnMgc2VsZWNjaW9uYWRhIHBvciBlbCBwcm9waW8gYXV0b3IuCgoKRW4gY2FzbyBxdWUgZWwgYXV0b3IgaGF5YSBkaWZ1bmRpZG8geSBkYWRvIGEgcHVibGljaWRhZCBhIGxhIG9icmEgZW4gZm9ybWEgcHJldmlhLCAgcG9kcu+/vSBzb2xpY2l0YXIgdW4gcGVy77+9b2RvIGRlIGVtYmFyZ28gc29icmUgbGEgZGlzcG9uaWJpbGlkYWQgcO+/vWJsaWNhIGRlIGxhIG1pc21hLCBlbCBjdWFsIGNvbWVuemFy77+9IGEgcGFydGlyIGRlIGxhIGFjZXB0YWNp77+9biBkZSBlc3RlIGRvY3VtZW50byB5IGhhc3RhIGxhIGZlY2hhIHF1ZSBpbmRpcXVlIC4KCkVsIGF1dG9yIGFzZWd1cmEgcXVlIGxhIG9icmEgbm8gaW5mcmlnZSBuaW5n77+9biBkZXJlY2hvIHNvYnJlIHRlcmNlcm9zLCB5YSBzZWEgZGUgcHJvcGllZGFkIGludGVsZWN0dWFsIG8gY3VhbHF1aWVyIG90cm8uCgpFbCBhdXRvciBnYXJhbnRpemEgcXVlIHNpIGVsIGRvY3VtZW50byBjb250aWVuZSBtYXRlcmlhbGVzIGRlIGxvcyBjdWFsZXMgbm8gdGllbmUgbG9zIGRlcmVjaG9zIGRlIGF1dG9yLCAgaGEgb2J0ZW5pZG8gZWwgcGVybWlzbyBkZWwgcHJvcGlldGFyaW8gZGUgbG9zIGRlcmVjaG9zIGRlIGF1dG9yLCB5IHF1ZSBlc2UgbWF0ZXJpYWwgY3V5b3MgZGVyZWNob3Mgc29uIGRlIHRlcmNlcm9zIGVzdO+/vSBjbGFyYW1lbnRlIGlkZW50aWZpY2FkbyB5IHJlY29ub2NpZG8gZW4gZWwgdGV4dG8gbyBjb250ZW5pZG8gZGVsIGRvY3VtZW50byBkZXBvc2l0YWRvIGVuIGVsIFJlcG9zaXRvcmlvLgoKRW4gb2JyYXMgZGUgYXV0b3Lvv71hIG3vv71sdGlwbGUgL3NlIHByZXN1bWUvIHF1ZSBlbCBhdXRvciBkZXBvc2l0YW50ZSBkZWNsYXJhIHF1ZSBoYSByZWNhYmFkbyBlbCBjb25zZW50aW1pZW50byBkZSB0b2RvcyBsb3MgYXV0b3JlcyBwYXJhIHB1YmxpY2FybGEgZW4gZWwgUmVwb3NpdG9yaW8sIHNpZW5kbyDvv71zdGUgZWwg77+9bmljbyByZXNwb25zYWJsZSBmcmVudGUgYSBjdWFscXVpZXIgdGlwbyBkZSByZWNsYW1hY2nvv71uIGRlIGxvcyBvdHJvcyBjb2F1dG9yZXMuCgpFbCBhdXRvciBzZXLvv70gcmVzcG9uc2FibGUgZGVsIGNvbnRlbmlkbyBkZSBsb3MgZG9jdW1lbnRvcyBxdWUgZGVwb3NpdGEuIExhIFVERUxBUiBubyBzZXLvv70gcmVzcG9uc2FibGUgcG9yIGxhcyBldmVudHVhbGVzIHZpb2xhY2lvbmVzIGFsIGRlcmVjaG8gZGUgcHJvcGllZGFkIGludGVsZWN0dWFsIGVuIHF1ZSBwdWVkYSBpbmN1cnJpciBlbCBhdXRvci4KCkFudGUgY3VhbHF1aWVyIGRlbnVuY2lhIGRlIHZpb2xhY2nvv71uIGRlIGRlcmVjaG9zIGRlIHByb3BpZWRhZCBpbnRlbGVjdHVhbCwgbGEgVURFTEFSICBhZG9wdGFy77+9IHRvZGFzIGxhcyBtZWRpZGFzIG5lY2VzYXJpYXMgcGFyYSBldml0YXIgbGEgY29udGludWFjae+/vW4gZGUgZGljaGEgaW5mcmFjY2nvv71uLCBsYXMgcXVlIHBvZHLvv71uIGluY2x1aXIgZWwgcmV0aXJvIGRlbCBhY2Nlc28gYSBsb3MgY29udGVuaWRvcyB5L28gbWV0YWRhdG9zIGRlbCBkb2N1bWVudG8gcmVzcGVjdGl2by4KCkxhIG9icmEgc2UgcG9uZHLvv70gYSBkaXNwb3NpY2nvv71uIGRlbCBw77+9YmxpY28gYSB0cmF277+9cyBkZSBsYXMgbGljZW5jaWFzIENyZWF0aXZlIENvbW1vbnMsIGVsIGF1dG9yIHBvZHLvv70gc2VsZWNjaW9uYXIgdW5hIGRlIGxhcyA2IGxpY2VuY2lhcyBkaXNwb25pYmxlczoKCgpBdHJpYnVjae+/vW4gKENDIC0gQnkpOiBQZXJtaXRlIHVzYXIgbGEgb2JyYSB5IGdlbmVyYXIgb2JyYXMgZGVyaXZhZGFzLCBpbmNsdXNvIGNvbiBmaW5lcyBjb21lcmNpYWxlcywgc2llbXByZSBxdWUgc2UgcmVjb25vemNhIGFsIGF1dG9yLgoKQXRyaWJ1Y2nvv71uIO+/vSBDb21wYXJ0aXIgSWd1YWwgKENDIC0gQnktU0EpOiBQZXJtaXRlIHVzYXIgbGEgb2JyYSB5IGdlbmVyYXIgb2JyYXMgZGVyaXZhZGFzLCBpbmNsdXNvIGNvbiBmaW5lcyBjb21lcmNpYWxlcywgcGVybyBsYSBkaXN0cmlidWNp77+9biBkZSBsYXMgb2JyYXMgZGVyaXZhZGFzIGRlYmUgaGFjZXJzZSBtZWRpYW50ZSB1bmEgbGljZW5jaWEgaWTvv71udGljYSBhIGxhIGRlIGxhIG9icmEgb3JpZ2luYWwsIHJlY29ub2NpZW5kbyBhIGxvcyBhdXRvcmVzLgoKQXRyaWJ1Y2nvv71uIO+/vSBObyBDb21lcmNpYWwgKENDIC0gQnktTkMpOiBQZXJtaXRlIHVzYXIgbGEgb2JyYSB5IGdlbmVyYXIgb2JyYXMgZGVyaXZhZGFzLCBzaWVtcHJlIHkgY3VhbmRvIGVzb3MgdXNvcyBubyB0ZW5nYW4gZmluZXMgY29tZXJjaWFsZXMsIHJlY29ub2NpZW5kbyBhbCBhdXRvci4KCkF0cmlidWNp77+9biDvv70gU2luIERlcml2YWRhcyAoQ0MgLSBCeS1ORCk6IFBlcm1pdGUgZWwgdXNvIGRlIGxhIG9icmEsIGluY2x1c28gY29uIGZpbmVzIGNvbWVyY2lhbGVzLCBwZXJvIG5vIHNlIHBlcm1pdGUgZ2VuZXJhciBvYnJhcyBkZXJpdmFkYXMsIGRlYmllbmRvIHJlY29ub2NlciBhbCBhdXRvci4KCkF0cmlidWNp77+9biDvv70gTm8gQ29tZXJjaWFsIO+/vSBDb21wYXJ0aXIgSWd1YWwgKENDIO+/vSBCeS1OQy1TQSk6IFBlcm1pdGUgdXNhciBsYSBvYnJhIHkgZ2VuZXJhciBvYnJhcyBkZXJpdmFkYXMsIHNpZW1wcmUgeSBjdWFuZG8gZXNvcyB1c29zIG5vIHRlbmdhbiBmaW5lcyBjb21lcmNpYWxlcyB5IGxhIGRpc3RyaWJ1Y2nvv71uIGRlIGxhcyBvYnJhcyBkZXJpdmFkYXMgc2UgaGFnYSBtZWRpYW50ZSBsaWNlbmNpYSBpZO+/vW50aWNhIGEgbGEgZGUgbGEgb2JyYSBvcmlnaW5hbCwgcmVjb25vY2llbmRvIGEgbG9zIGF1dG9yZXMuCgpBdHJpYnVjae+/vW4g77+9IE5vIENvbWVyY2lhbCDvv70gU2luIERlcml2YWRhcyAoQ0MgLSBCeS1OQy1ORCk6IFBlcm1pdGUgdXNhciBsYSBvYnJhLCBwZXJvIG5vIHNlIHBlcm1pdGUgZ2VuZXJhciBvYnJhcyBkZXJpdmFkYXMgeSBubyBzZSBwZXJtaXRlIHVzbyBjb24gZmluZXMgY29tZXJjaWFsZXMsIGRlYmllbmRvIHJlY29ub2NlciBhbCBhdXRvci4KCkxvcyB1c29zIHByZXZpc3RvcyBlbiBsYXMgbGljZW5jaWFzIGluY2x1eWVuIGxhIGVuYWplbmFjae+/vW4sIHJlcHJvZHVjY2nvv71uLCBjb211bmljYWNp77+9biwgcHVibGljYWNp77+9biwgZGlzdHJpYnVjae+/vW4geSBwdWVzdGEgYSBkaXNwb3NpY2nvv71uIGRlbCBw77+9YmxpY28uIExhIGNyZWFjae+/vW4gZGUgb2JyYXMgZGVyaXZhZGFzIGluY2x1eWUgbGEgYWRhcHRhY2nvv71uLCB0cmFkdWNjae+/vW4geSBlbCByZW1peC4KCkN1YW5kbyBzZSBzZWxlY2Npb25lIHVuYSBsaWNlbmNpYSBxdWUgaGFiaWxpdGUgdXNvcyBjb21lcmNpYWxlcywgZWwgZGVw77+9c2l0byBkZWJlcu+/vSBzZXIgYWNvbXBh77+9YWRvIGRlbCBhdmFsIGRlbCBqZXJhcmNhIG3vv714aW1vIGRlbCBTZXJ2aWNpbyBjb3JyZXNwb25kaWVudGUuCgoKCgoKCgoKUniversidadhttps://udelar.edu.uy/https://www.colibri.udelar.edu.uy/oai/requestmabel.seroubian@seciu.edu.uyUruguayopendoar:47712024-07-25T14:40:47.895807COLIBRI - Universidad de la Repúblicafalse
spellingShingle Implementación en un FPGA de la etapa de sincronismo de un receptor OFDM para recepción de señales de DTV del estándar ISDB-T
Contrera, Daniel
Electrónica
status_str acceptedVersion
title Implementación en un FPGA de la etapa de sincronismo de un receptor OFDM para recepción de señales de DTV del estándar ISDB-T
title_full Implementación en un FPGA de la etapa de sincronismo de un receptor OFDM para recepción de señales de DTV del estándar ISDB-T
title_fullStr Implementación en un FPGA de la etapa de sincronismo de un receptor OFDM para recepción de señales de DTV del estándar ISDB-T
title_full_unstemmed Implementación en un FPGA de la etapa de sincronismo de un receptor OFDM para recepción de señales de DTV del estándar ISDB-T
title_short Implementación en un FPGA de la etapa de sincronismo de un receptor OFDM para recepción de señales de DTV del estándar ISDB-T
title_sort Implementación en un FPGA de la etapa de sincronismo de un receptor OFDM para recepción de señales de DTV del estándar ISDB-T
topic Electrónica
url http://hdl.handle.net/20.500.12008/20108