Conferencia Is intrinsic noise a limiting factor for subthreshold digital logic in nanoscale CMOS? Autor(es): Veirano Núñez, Francisco - Silveira, Fernando - Naviner, Lirida
Fecha de publicación: 2015
Institución: Universidad de la República
Otros Autores:

Artículo Optimum nMOS/pMOS imbalance for energy efficient digital circuits Autor(es): Veirano Núñez, Francisco - Naviner, Lirida - Silveira, Fernando
Fecha de publicación: 2017
Institución: Universidad de la República
Otros Autores: “…Naviner, Lirida…”